

MSP430実装評価用ボード マニュアル

(VMSP430-H4619)

1. 概要


- ・TI社製超低消費マイクロコントローラMSP430FG4619PZ用100pinLQFP実装評価ボードです。
- ・TI社製MSP430開発ツールMSP-FET430UxxとJTAGで接続しターゲットボードとして使用します。
- ・TI社ホームページから限定版Cコンパイラをダウンロードする事が出来ますので開発ツールと併せ本ボードを使用し安価で迅速に動作確認や組込システムを構築する事が出来ます。

2. 特長

- ・対応CPU:MSP430F4619 (100pin LQFP) LCDドライバ内蔵
- ・JTAGモードに対応
- ・MSP430F427IPMの64pin全てが拡張CNに接続されています。

CPU	TI社:MSP430F4619LZ 16bit RISC CPU 低電圧動作:DC1.8V ~ 3.6V メモリ:内蔵ROM 120KB+256B FLASH 内蔵RAM 4KByte 超低消費電力 -Active Mode:400 μ A at 1MHz,2.2V -Standby Mode:1.3 μ A -Off Mode(RAM Retention):0.22 μ A LCDドライバ:160セグメント内蔵 タイマ 16bit A:3ch B:7ch USART:= (UART/SPI):1ch ソフトで選択 12bit ADC \times 3ch 12bit DAC \times 2 温度センサ I/O: 80
デバッグ・ インターフェース	JTAG(拡張用14pinCN) POWER IN - POWER OUT (JTAGよりの電源供給-外部より供給) 切り替えジャンパ付き
拡張用CN	26pin \times 4
基板外形	50mm \times 55mm
動作温度範囲	0 ~ 40

3. 外形図 (単位:mm)



5. 外部拡張コネクタ配置

CPU			
No	No	信号名	I/O
1	1	DVcc1	
2	2	P6.3/A3/OA10	I/O
3	3	P6.4/A4/OA110	I/O
4	4	P6.5/A5/OA20	I/O
5	5	P6.6/A6/DSC0/OA210	I/O
6	6	P6.7/A7/DAC1/SVSIN	I/O
7	7	VREF+	O
8	8	XIN	I
9	9	XOUT	O
10	10	VeREF+/DAC0	I/O
11	11	VREF- /VeREF-	I
12	12	P5.1/S0/A12/DAC1	I/O
13	13	P5.0/S1/A13/OA111	I/O
14	14	P10.7/S2/A14/OA211	I/O
15	15	P10.6/S3/A15	I/O
16	16	P10.5/S4	I/O
17	17	P10.4/S5	I/O
18	18	P10.3/S6	I/O
19	19	P10.2/S7	I/O
20	20	P10.1/S8	I/O
21	21	P10.0/S9	I/O
22	22	P9.7/S10	I/O
23	23	P9.6/S11	I/O
24	24	P9.5/S12	I/O
25	25	P9.4/S13	I/O

CPU			
No	No	信号名	I/O
51	51	P4.2/STE1/S39	I/O
52	52	COM0	O
53	53	P5.2/COM1	I/O
54	54	P5.3/COM2	I/O
55	55	P5.4/COM3	I/O
56	56	P5.5/R03	I/O
57	57	P5.6/LCDREF/R13	I/O
58	58	P5.7/R23	I/O
59	59	LCDCAP/R33	I
60	60	DVcc2	
61	61	DVss2	
62	62	P4.1/URXD1	I/O
63	63	P4.0/UTXD1	I/O
64	64	P3.7/TB6	I/O
65	65	P3.6/TB5	I/O
66	66	P3.5/TB4	I/O
67	67	P3.4/TB3	I/O
68	68	P3.3/UCB0CLK	I/O
69	69	P3.2/UCB0SOMI/UCB0SCL	I/O
70	70	P3.1/UCB0SIMO/UCB0SDA	I/O
71	71	P3.0/UCB0STE	I/O
72	72	P2.7/ADC12CLK/DMAE0	I/O
73	73	P2.6/CAOUT	I/O
74	74	P2.5/UCA0RXD	I/O
75	75	P2.4/UCA0TXD	I/O

CPU			
No	No	信号名	I/O
26	26	P9.3/S14	I/O
27	27	P9.2/S15	I/O
28	28	P9.1/S16	I/O
29	29	P9.0/S17	I/O
30	30	P8.7/S18	I/O
31	31	P8.6/S19	I/O
32	32	P8.5/S20	I/O
33	33	P8.4/S21	I/O
34	34	P8.3/S22	I/O
35	35	P8.2/S23	I/O
36	36	P8.1/S24	I/O
37	37	P8.0/S25	I/O
38	38	P7.7/S26	I/O
39	39	P7.6/S27	I/O
40	40	P7.5/S28	I/O
41	41	P7.4/S29	I/O
42	42	P7.3/UCA0CLK/S30	I/O
43	43	P7.2/UCA0SOMI/S31	I/O
44	44	P7.1/UCA0SIMO/S32	I/O
45	45	P7.0/UCA0STE/S33	I/O
46	46	P4.7/UCA0RXD/S34	I/O
47	47	P4.6/UCS0TXD/S35	I/O
48	48	P4.5/UCLK1/S36	I/O
49	49	P4.4/SOMI1/S37	I/O
50	50	P4.3/SIMO1/S38	I/O

CPU			
No	No	信号名	I/O
76	76	P2.3/TB2	I/O
77	77	P2.2/TB1	I/O
78	78	P2.1/TB0	I/O
79	79	P2.0/TA2	I/O
80	80	P1.7/CA1	I/O
81	81	P1.6/CA0	I/O
82	82	P1.5/TACLK/ACLK	I/O
83	83	P1.4/TBCLK/SMCLK	I/O
84	84	P1.3/TBOUTH/SVSOUT	I/O
85	85	P1.2/TA1	I/O
86	86	P1.1/TA0/MCLK	I/O
87	87	P1.0/TA0	I/O
88	88	XT2OUT	O
89	89	XT2IN	I
90	90	TDO/TDI	I/O
91	91	TDI/TCLK	I
92	92	TMS	I
93	93	TCK	I
94	94	RST/NMI	I
95	95	P6.0/A0/OA010	I/O
96	96	P6.1/A1/OA00	I/O
97	97	P6.2/A2/OA011	I/O
98	98	Avss	
99	99	DVss1	
100	100	Avcc	

4. ジャンパーピン設定

電源供給はJTAG又は外部より供給をジャンパで選択する事が出来ます。


J1: 電源設定

1-2短絡: JTAGより電源供給を受ける

2-3短絡: 外部(CN3)より電源を受ける


J2: 電源の入力コンデンサ設定

1-2短絡: 電源入力をコンデンサで受ける



6. MSPツール接続例

TI社開発ツールを用意し、無償の限定版Cコンパイラをダウンロードしますと低コストでMSPの性能評価や組込評価を行う事が出来ます。
PCと開発ツールとの接続を以下に示します。



推奨TI社開発ツール: MSP-FET430U64

株式会社ビックス

〒180-0022

東京都武蔵野市境2-2-20 武蔵境スクエアミュージズ3F

<http://www.vics.co.jp/index.html>

E-MAIL: info@vics.co.jp